24GHzCMOS功率放大器设计

发布时间：2020-07-21 19:27:05 阅读：次来源：手帕厂家

摘要本文系统分析了射频CMOS功率放大器的设计方法，并基于TSMC 0.35μm RF工艺设计了一种工作频率在2.4GHz，电源电压为3.3V的三级CMOS功率放大器。仿真得到输出功率24dBm，漏级效率为40%，输入反射系数S11为-35dB。可用于短距小功率无线通讯系统。关键词射频集成电路功率放大器 CMOS1 引言近年来，随着无线和移动通信技术的发展，射频集成电路研究成为热点。功率放大器(Power Amplifier，PA)是射频收发系统中功率损耗最大的部分，要求元件有低噪声和高载流子迁移率，通常选用砷化镓工艺制造PA , 但随着集成度的提高及市场需求的推动, 集成度高、成本低的CMOS工艺将成为PA发展的趋势[1]。随着CMOS工艺的进步，CMOS器件的高频性能得到了改善，但同时也给功率放大器带来了一些困难，如氧化层击穿电压过低，电流驱动能力差，衬底耦合严重等。片上无源器件性能差，尤其片上电感的Q值过低，严重影响了功率放大器性能。较为实用的输出功率小于24dBm的功率放大器可用在短距离小功率系统如Bluetooth, WLAN 中可以降低成本。本文采用CMOS工艺实现一个工作在2.4GHz的射频功率放大器，电源电压3.3V，输出功率达到24dBm。本功放为效率比较高的C类功率放大结构，采用了三级放大、共栅隔离、I/O端口阻抗匹配等技术来提高电路性能。2 射频功率放大器功率放大器的主要任务是放大RF信号并通过天线将其发射出去, 且保证信号能够被正确地接收, 不被邻近通道的信号所破坏。通常, 采用漏级效率来衡量PA的性能, 定义如下：（1）

从(1)式可以看出,在理想的情况下, 若 PA本身不消耗功率, 传递到负载的功率应该等于来自电源的功率, 效率为100%。但是, PA传递给负载功率时, 本身要消耗一定的功率，还需要信号放大电路，也会消耗一定的额外功率, 因此效率不可能达到100%。线性PA有A类，AB类，B类，C类四种类型，其主要差别在于偏置情况不同,可用如图1所示的一般模型来统一表示[2]。图中电感BFL把直流功率送入到晶体管的漏极，假设这个电感很大，足以使通过它的电流基本保持不变。漏极通过电容BFC连至一个振荡回路以防止负载中有任何直流功耗。电感L和电容C构成输出端并联谐振滤波器，削减了由非线性引起的带外的发射功率，晶体管输出电容可被纳入振荡回路，RL为将下级天线的等效阻抗。

图1 线性功率放大器模型

PA作为射频收发系统的重要单元, 要求同时满足线性度、增益、输出功率和效率的要求。但由于电源电压下降（5V到3V或者更低)导致的阻抗匹配限制, PA很难保证同时达到要求的输出功率和效率。本设计要求达到的输出功率为24dBm，为了得到较高的效率，选择C类结构实现功率放大[3]。在C类功率放大器中，栅的偏压设成使晶体管在小于一半周期的时间导通，晶体管漏极得到周期性的一串脉冲构成的电流。如图2为功率放大器的输入电压和漏极电流波形，栅的偏压Vbias小于晶体管的阈值电压Vth，输入正弦信号，在晶体管漏极得到导通角为2φ的脉冲电流。用正弦的上面部分来近似漏极电流，可得到导通角与功率放大器的漏极效率和输出功率的关系式分别为（2）（3）从公式(2)和(3)可以看出，随着导通角的减小，漏级效率不断增大，当导通角等于0时，漏极效率可以达到100%，但此时的输出功率为0。因此在设计C类功率放大器时，应根据漏级效率和输出功率的要求进行折衷得到导通角的大小，进而确定晶体管的工作状态。

图2 理想C功率放大器电压电流波形

2.1 输入匹配网络设计由于晶体管的输入阻抗为电容与电阻的串联，为了减少输入端信号反射，必须进行阻抗匹配设计，使输入阻抗与信号源的内阻50Ω匹配[4]。如图3所示,由L1，L2，C2组成的T形网络实现电路的输入阻抗与源阻抗的匹配,C1为隔直电容，通过仿真，输入端反射系数可达到-35dB。

图3 输入匹配网络2.2 输出匹配网络的设计天线作为功率放大器的输出负载，一般可以等效为50Ω的电阻，3.3V的电源电压不能为50Ω的负载提供的24dBm的输出功率，故必须进行阻抗变换，减小R，使输出达到需要的功率。如图4虚线右方为由L，C组成的阻抗变换网络将负载50Ω的电阻变换为较小电阻Rs，其变换公式为(4)Rs的取值应折衷考虑，取值过大，输出不能得到需要的功率，取值过小，导致输出电流过大，在晶体管导通电阻上的损耗增大，功率放大器效率降低。

图4 主放大电路结构

2.3 主放大电路设计本功率放大器的主放大电路如图4所示，用单端三级放大结构实现。第一级为增益级，输入信号为0dBm或更小，此级提供足够大的电压增益，实现对输入信号电压放大；第二级驱动级，由于下级为大电容负载，本级必须为下级提供足够的充放电电流，保证电路的正常工作；最后一级功率输出级，用共源结构实现功率放大，可得到大摆幅的输出电压。选用大尺寸的晶体管作为输出管，可减小晶体管的导通电阻，从而减小晶体管上的直流损耗。但是大面积的输出管也造成了其输入匹配困难，设计时必须仔细考虑。

在主放大电路中，晶体管M1，M2与电容C5电感L1构成第一级，共源共栅结构提供高电压增益，共栅管M2用于减少调谐输出和调谐输入的相互作用，以及减少M1管Cgd的影响，L1与C5在2.4GHz时谐振，提供高阻抗负载[5]；M3，M4电感L2构成第二级；M5 和L4 为输出功率放大电路，由于输出管M5的尺寸很大，用电感L3和电容C3的串联电路实现输出管的输入匹配设计。其中电容C3在直流时隔断直流通路，并可减小栅端的有效电容。B1，B2，B3 为电路提供直流工作点，L2，L4实现扼流功能。3 模拟结果设计基于TSMC 0.35μm SiGe CMOS射频工艺库，使用Cadence公司的SpectreRF仿真工具，电源电压取3.3V。为保证导通电阻最小化，输出管尺寸取L=0.35μm ,W=1651115μm，输出级偏置电压VB3=0.35V。仿真所得的输入反射参数曲线如图5所示，在2.4GHz处S11低于-35dB，输入网络在以2.4GHz为中心频率的100MHz带宽范围内都达到了良好的匹配。图6为功率放大器的输出功率参数，输入0dBm中心频率在2.4GHz的正弦信号, 在功放输出端可得到250mW的输出，且各次谐波处的功率损耗很小。本功放的漏级效率约为40%。

图5 输入反射系数S11

图6 功率放大器的输出功率4 结论

在低电源电压下，通过输出阻抗变换增大输出功率，利用输入和级间匹配网络减小反射功率，主电路采用共源共栅，三级放大结构，可得到较优电路性能。最后，基于TSMC 0.35μm CMOS射频工艺，完成了2.4GHz功率放大器的设计。仿真表明，在3.3V的电源电压，0.35V的输出级偏置电压情况下，功放输出功率24dBm，漏级效率为40%，可工作于短距离小功率射频收发系统。参考文献 1 张国艳，黄如，张兴等，CMOS射频集成电路的研究进展[J]。微电子学，2004, 34(4) :377-383.2 H Lee Thomas, The Design of CMOS Radio-Frequency Integrated Circuits Second Edition. Bei Jing: Publishing House of Electronics Industry, 2005.3 Ramakrishna Sekhar Namyanaswami, RF CMOS Class C Power Amplifiers for Wireless Communications. University of California, Berkeley, fall 2001.4 宗国翼,朱恩,李智群，可用于无线局域网802.11a 标准的5GHz CMOS功率放大器设计[J]。电子器件，2005, 28(1):161-163.5 郭德彬，周峰，唐璞山，一种900-MHz 20-mW CMOS 功率放大器的设计[J]。微电子学，2002，32(1):62-65.